• 1.关于FPGA芯片，这篇最全最专业！
• 2.乐高LEGO研究报告：集中力量深耕中国市场，IP+教育双引擎驱动
• 3.FPGA芯片的介绍、编程技术、芯片结构，专业！
• 4.IGCSE生物：选课时有多吃香，考试时就有多崩溃!

1.关于FPGA芯片，这篇最全最专业！

近日，有媒体报道称，北京微电子技术研究所日前成功研制出国内首个自主可控的宇航用千万门级高性能高可靠FPGA（现场可编程门阵列）芯片。

FPGA一直是国内的短板，市场基本被国外垄断。据统计，2017年国内超过100亿元的FPGA市场中，国产市占率仅为4%。目前，全球FPGA市场基本被四大巨头垄断：Xilinx（赛灵思）、Intel（英特尔，此前收购了Altera）、Lattice（莱迪思）、Microsemi(美高森美)。国内FPGA厂商有高云半导体、京微齐力、上海安路、紫光同创、AGM和上海复旦微等。

来源：紫光同创

随着消费电子和通信等终端设备需求总量的增长，人工智能、大数据、云计算、智能汽车以及物联网边缘计算的发展，对FPGA的需求也将大增。相比于CPU、GPU，FPGA并不广为大众所熟知。接下来我们也为您简单介绍下这一“万能芯片”。

什么是FPGA？

FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。

FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

FPGA的特点

1.采用FPGA设计ASIC电路（专用集成电路），用户不需要投片生产，就能得到合用的芯片。

2.FPGA可做其它全定制或半定制ASIC电路的中试样片。

3.FPGA内部有丰富的触发器和I/O引脚。

4.FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5.FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

FPGA编程技术

目前，市场上有三种基本的FPGA编程技术：SRAM、反熔丝、Flash。其中，SRAM是迄今为止应用范围最广的架构，主要因为它速度快且具有可重编程能力，而反熔丝FPGA只具有一次可编程能力。基于Flash的FPGA是比较新的技术，也能提供可重编程功能。

基于SRAM的FPGA器件经常带来一些其他的成本，包括启动PROMS支持安全和保密应用的备用电池等。基于Flash和反熔丝的FPGA没有这些隐含成本，因此可保证较低的总系统成本。

1.基于SRAM的FPGA

这类产品是基于SRAM结构的可再配置型器件，通电时要将配置数据读入片内SRAM中，配置完成就可进入工作状态。断电后SRAM中的配置数据丢失，FPGA内部逻辑关机也随之消失，这种基于SRAM的FPGA可反复使用。

2.反熔丝FPGA

采用反熔丝编程技术的FPGA内部具有反熔丝阵列开关结构，其逻辑功能的定义由专用编程器根据设计实现所给出的数据文件，对其内部反熔丝真累进行烧录，从而使器件实现相应的逻辑功能。

这种器件的缺点是只能一次性编程，有点是具有高抗干扰性和低功耗，适合于要求高可靠性、高保密性的定型产品。

3.基于Flash的FPGA

在这类FPGA器件中集成了SRAM和非易失性EEPROM两类存储结构。其中SRAM用于在器件正常工作时对系统进行控制，而EEPROM则用来装载SRAM。由于这类FPGA将EEPROM集成在基于SRAM工艺的现场可编辑器件中，因而可以充分发挥EEPROM的非易失性和SRAM的重配置性。

断电后，配置信息保存在片内的EEPROM重，因此不需要片外的配置芯片，有助于降低系统成本、提高设计的安全性。

FPGA芯片结构

FPGA芯片主要由三部分组成，分别是IOE（inputoutputelement，输入输出单元）、LAB（logicarrayblock，逻辑阵列块，对于Xilinx称之为可配置逻辑块CLB）和Interconnect（内部连接线）。

1.IOE

IOE是芯片与外部电路的物理接口，主要完成不同电气特性下输入/输出信号的驱动与匹配要求，比如从基本的LVTTL/LVCMOS接口到PCI/LVDS/RSDS甚至各种各样的差分接口，从5V兼容到3.3V/2.5V/1.8V/1.5V的电平接口，下面是ALTERA公司的CycloneIVEP4CE115F29设备的IOE结构

EP4CE115F29设备的IOE结构图

FPGA的IOE按组分类，每组都能够独立地支持不同的I/O标准，通过软件的灵活配置，可匹配不同的电器标准与IO物理特性，而且可以调整驱动电流的大小，可以改变上/下拉电阻，CycloneIV设备有8个IOblank（组），见下图：

CycloneIV设备的IO组

2.LAB

LAB是FPGA的基本逻辑单元，其实际的数量和特性依据所采用的器件的不同而不同，EP4CE115F29设备的每个LAB的布局包括16个LE、LAB控制信号、LEcarrychains、Registerchains和Localinterconnect，其LAB结构图如下：

LAB结构图

LE是CycloneIV设备最小的逻辑单元，每个LE主要有LUT和寄存器组成的。

LE的结构图

查找表LUT（Look-Up-Table）其本质是一个静态存储器SRAM，目前FPGA多采用4输入的LUT，每个LUT可以看作一个有4位地址线的16x1的RAM。当我们通过原理图或HDL语言描述了一个逻辑电路后，FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM。

这样，在FPGA工作时，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出。

LUT的实现原理图

3.Interconnect

FPGA内部连接线很丰富，根据数据手册的描述，主要有Rowinterconnect、columninterconnect、Directlinkinterconnect、Localinterconnect和Registerchaininterconnect（寄存器之间连接的连接线）。

内部连接线联通FPGA内部的所有单元，而连线的长度和工艺决定着信号再连接线上的驱动能力和传输速度。在实际开发中，设计者不需要直接选择连接线，布局布线器可自动地根据输入逻辑网表（这由综合生成）的拓扑结构和约束条件选择连接线来连通各个逻辑单元，所以，从本质上来说，布线资源的使用方法和设计的结果有密切和直接、直接的关系。

FPGA开发流程

原理图和HDL（Hardware DescriptiIon Language，硬件描述语言）是两种最常用的数字硬件电路描述方法，其中HDL设计法具有更好的可移植性、通用性和模块划分与重用性的特点，在目前的工程设计中被广泛使用，下面对FPGA设计熟悉电路时的开发流程是基于HDL的。

1.系统功能设计

在系统设计之前，首先要进行的是方案论证、系统设计和FPGA芯片选择等准备工作。系统工程师根据任务要求，如系统的指标和复杂度，对工作速度和芯片本身的各种资源、成本等方面进行权衡，选择合理的设计方案和合适的器件类型。一般都采用自顶向下的设计方法，把系统分成若干个基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接使用EDA元件库为止。

2.RTL级HDL设计

RTL级（RegisterTransferLevel，寄存器传输级）指不关注寄存器和组合逻辑的细节（如使用了多少个逻辑门、逻辑门的连接拓扑结构等），通过描述数据在寄存器之间的流动和如何处理、控制这些数据流动的模型的HDL设计方法。RTL级比门级更抽象，同时也更简单和高效。RTL级的最大特点是可以直接用综合工具将其综合成为门级网表，其中RTL级设计直接决定着系统的功能和效率。

3.RTL级仿真

也称为功能（行为）仿真，或是综合前仿真，是在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测。仿真前，要先利用波形编辑器和HDL等建立波形文件和测试向量（即将所关心的输入信号组合成序列），仿真结果将会生成报告文件和输出信号波形，从中便可以观察各个节点信号的变化。如果发现错误，则返回设计修改逻辑设计。

常用的工具有ModelTech公司的ModelSim、Sysnopsys公司的VCS和Cadence公司的NC-Verilog以及NC-VHDL等软件。虽然功能仿真不是FPGA开发过程中的必需步骤，但却是系统设计中最关键的一步。

为了提高功能仿真的效率，需要建立测试平台testbench，其测试激励一般使用行为级HDL语言描述，其中RTL级模块是可综合的，它是行为级模块的一个子集合。

4.综合

所谓综合就是将较高级抽象层次的描述转化成较低层次的描述。综合优化根据目标与要求优化所生成的逻辑连接，使层次设计 平面化，供FPGA布局布线软件进行实现。就目前的层次来看，综合优化（Synthesis）是指将设计输入编译成由与门、或门、非门、RAM、触发器等基本逻辑单元组成的逻辑连接网表，而并非真实的门级电路。

真实具体的门级电路需要利用FPGA制造商的布局布线功能，根据综合后生成的标准门级结构网表来产生。为了能转换成标准的门级结构网表，HDL程序的编写必须符合特定综合器所要求的风格。由于门级结构、RTL级的HDL程序的综合是很成熟的技术，所有的综合器都可以支持到这一级别的综合。常用的综合工具有Synplicity公司的Synplify/SynplifyPro软件以及各个FPGA厂家自己推出的综合开发工具。

5.门级仿真

也称为综合后仿真，综合后仿真检查综合结果是否和原设计一致。在仿真时，把综合生成的标准延时文件反标注到综合仿真模型中去，可估计门延时带来的影响。 但这一步骤不能估计线延时，因此和布线后的实际情况还有一定的差距，并不十分准确。

目前的综合工具较为成熟，对于一般的设计可以省略这一步，但如果在布局布线后发现电路结构和设计意图不符，则需要回溯到综合后仿真来确认问题之所在。在功能仿真中介绍的软件工具一般都支持综合后仿真。

6.布局布线

实现是将综合生成的逻辑网表配置到具体的FPGA芯片上，将工程的逻辑和时序与器件的可用资源匹配。布局布线是其中最重要的过程，布局将逻辑网表中的硬件原语和底层单元合理地配置到芯片内部的固有硬件结构上，并且往往需要在速度最优和面积最优之间作出选择。

布线根据布局的拓扑结构，利用芯片内部的各种连线资源，合理正确地连接各个元件。也可以简单地将布局布线理解为对FPGA内部查找表和寄存器资源的合理配置，布局可以被理解挑选可实现设计网表的最优的资源组合，而布线就是将这些查找表和寄存器资源以最优方式连接起来。

目前，FPGA的结构非常复杂，特别是在有时序约束条件时，需要利用时序驱动的引擎进行布局布线。布线结束后，软件工具会自动生成报告，提供有关设计中各部分资源的使用情况。由于只有FPGA芯片生产商对芯片结构最为了解，所以布局布线必须选择芯片开发商提供的工具。

7.时序仿真

是指将布局布线的延时信息反标注到设计网表中来检测有无时序违规（即不满足时序约束条件或器件固有的时序规则，如建立时间、保持时间等）现象。时序仿真 包含的延迟信息最全，也最精确，能较好地反映芯片的实际工作情况。

由于不同芯片的内部延时不一样，不同的布局布线方案也给延时带来不同的影响。因此在布局布线后，通过对系统和各个模块进行时序仿真，分析其时序关系，估计系统性能，以及检查和消除竞争冒险是非常有必要的。

8.FPGA板级调试

通过编程器将布局布线后的配置文件下载至FPGA中，对其硬件进行编程。配置文件一般为.pof或.sof文件格式，下载的方式包括AS（主动）、PS（被动）、JTAG（边界扫描）等方式。

逻辑分析仪（LogicAnalyzer，LA）是FPGA设计的主要调试工具，但需要引出大量的测试管脚，且LA价格昂贵。目前，主流的FPGA芯片生产商都提供了内嵌的在线逻辑分析仪（如XilinxISE中的ChipScope、AlteraQuartusII中的SignalTapII以及SignalProb）来解决上述矛盾，它们只需要占用芯片少量的逻辑资源，具有很高的实用价值。

FPGA为什么这么难？

虽然有“万能芯片”的美誉，但是FPGA在全球范围内市场规模还非常有限，远不及CPU及GPU市场规模。造成这一种现象的原因，最主要是FPGA行业门槛非常高。

根据Gartner数据显示，2015年至2020年全球FPGA市场的年复合增长率为9%，到2020年全球FPGA 市场规模将达84亿美金。在这样的市场环境下，企业想要生存下去困难程度可想而知，特别是起步较晚的国内企业。

如果回看其发展历程，自1984年Xilinx创造出FPGA之后，先后有上百家行业巨头都杀入这一领域，而最终的结果确实绝大部分企业都铩羽而归，例如Intel、Philips、Agere Systems、AMD以及摩托罗拉等国际知名的芯片设计厂商。能够幸存下来的几家企业就显得弥足珍贵了。

而对于国内FPGA企业而言，在初期阶段可能都或多或少借鉴了国外产品。但是想要将产品大规模推向市场，就必须面临技术专利问题。实际上，国外企业已经垄断了绝大部分专利技术。国内厂商想要进入，首先就必须自己自主开发芯片结构，避免专利侵权，这对于国内企业而言无疑是一个巨大挑战。

除了芯片架构之外，在FPGA开发过程中所涉及到的仿真工具之前一直依赖进口，这对于国内企业而言无疑又是另一项非常大的挑战，需要国内厂商在硬件及软件两方面持续不断投入。目前，国内厂商在软件方面，也在重点突破，并且已经取得了一些成绩。

另外，正如前文所言，FPGA是一个门槛非常高的行业。在市场推广过程中，原厂需要对客户进行专业指导，这无形中也增加了其他品牌产品替换的难度。由此也导致了，FPGA产品更新换代频率比较低，市场空间也难于像电脑、智能手机等出现大的飞跃。

国内厂商机会在哪？

2018年对于国内半导体产业而言非常重要，正因为中美贸易战、中兴事件、晋华事件、孟晚舟事件等，使我们充分认识到芯片自主可控的重要性。这无疑为国内FPGA厂商带来了难得的市场机遇，大的通信厂商也开始关注国内FPGA产品。而在军用领域，对于安全性要求更高，国产替代的需求更加迫切。

另一方面，经过多年的发展，国内厂商已经在FPGA芯片设计、仿真、流片及量产等方面积累了丰富的经验。尽管产品还主要集中在低密度产品，但是国内厂商的出货量已经非常可观，并出现了替代国外同类型产品的趋势。

此外，近几年间，人工智能在全球特别是中国市场的大热，无疑为国内FPGA厂商提供了新的赛道。对于人工智能而言，由于算法的飞速发展，芯片开发进度显然无法满足需求。同时人工智能芯片需求的高速并行计算对FPGA芯片的需求也在几十亿美元的数量级，而国内是人工智能高速芯片发展最快，需求最大的市场，这些都有利于国内FPGA产业的发展。

从产业进程来看，2018年国内FPGA产业重新焕发新机，正在“自下而上”逆袭！相信在“异步计算”的大趋势下，国内FPGA厂商还是非常有机会的。

2.乐高LEGO研究报告：集中力量深耕中国市场，IP+教育双引擎驱动

（报告出品方/作者：中信证券，张若海、汤可欣、王博隆）

核心观点：

中国大陆市场是乐高最重要的市场之一，2020-2021年乐高在中国大陆新增直营门店数量占全球新增数量的比例超过一半。中国积木玩具市场规模稳步扩大；乐高在全 球积木玩具市场占有率为68.6%，在大陆市场占有率为42.3%，仍有较大提升空间。传统积木同质化严重，乐高积极布局IP类产品，拥有全球顶级IP储备，进一步发掘 中国本土IP；国产积木新国潮IP崛起可期。

同时乐高布局STEAM教育类赛道，以14款积木、+课程、4大赛事构建完备的STEAM产品体系；国内STEAM教育品牌 以积木为基础，依托高级机器人与编程课程和产品，存在破局可能，贝尔机器人、乐博乐博、童程童美等品牌率先实现规模布局，全国线下运营门店均超200家。

1.LEGO品牌纵览：中国大陆是其最重要的市场之一，国内市场占有率仍有提升空间

1.1公司概览

2021年，LEGO集团收入为553亿丹麦克朗（约合74.8亿美元），同比增长了27%，净利润133亿丹麦克朗（约合18亿美元），同比增长34%。公司主营业务为积木玩具，同时发展儿童教育、电影制作、主题乐园等衍生产业。公司为定期披露报告的非上市企业，其中KIRKBI拥有75%的股份，是LEGO创始人的家族办公室；LEGO基金会拥有25%的股份，负责慈善与 教育事业。

1.2公司发展历史：目前处于二次增长期，在中国大陆本土化加速

初创期（1932年~1958年）：木匠Kirk创立了乐高（LEGO）积木 ，随着塑料工艺的进步，乐高开始由生产木质积木转为生产塑料积 木，并为其标志性的“凸起管”拼接技术申请专利。发展期（1959年~1993年）：乐高不断丰富其产品线，布局零售 门店，1992年在全球积木市场的份额接近80%。衰退期（1994年~2003年）：随着电子游戏的发展，积木行业遇 冷；1978年“凸起管”专利在美国到期后，仿制品层出不穷；乐 高盲目扩展其他业务，导致亏损。二次增长期（2004年至今）：乐高聚焦主业，通过增加通用化零 件的占比降低成本，建立以客户需求为导向的开发模式，推出教育 机器人，开始对外授权IP；2018年，乐高跻身世界500强。

1.3全球业务布局：中国大陆是其最重要的市场之一

管理层连续五年在年报中强调中国大陆市场的重要性。2017：“中国大陆地区的收入以两位数的速度增长”，“集团持续致力 于扩大在中国的业务”（P6）。2018：“中国大陆地区实现了两位数的收入增长”，“我们持续扩大在 中国的业务”（P9）。2019：“中国大陆市场收入以两位数强劲增长”（P5），“中国市场仍 然是优先发展方向”（P4）。2020：“中国大陆仍然是战略性增长的市场”（P7）。2021：“我们通过门店接触到中国大陆第一代使用乐高的孩子” （P7） ，“我们为中国乡村地区的孩子提供在游戏中学习的机会”（P9）。

1.4中国积木玩具市场展望：乐高市场占有率仍有较大的提升空间

全球市场仍在中高速增长。全球积木玩具市场规模仍处于中高速增长中，2020 年实现18.62%的增速。 1) 积木相较于其他玩具品类，具有全年龄段的特点；2) 近年来积木与IP联名吸引了各年龄段的消费者；3) 积木+STEAM教育的新式玩法使积木跳出玩具的 属性，向教育领域发展。因此，积木玩具市场空间仍然广阔。

1.5线下门店数据：门店随经济发展情况布局

门店聚焦一二线城市，偏爱大型商超。我们统计了截至2022年6月28日国内各类乐高门店的 信息，可以看到大多数门店集中于一二线城市，并 且多位于大型商超。随着国内人均可支配收入提高 ，下沉市场仍有广阔发展空间。

2.传统积木同质化严重，积木+IP成为市场主流

2.1传统积木同质化严重，IP产品脱颖而出

同质化产品竞争严重： 1978年乐 高“凸起管”专利到期后，Tyco积 木开始生产与乐高积木同尺寸的积 木砖块，两公司最终上诉至最高法 院。最高法院认为任何公司都可以 生产某一尺寸的积木砖块，因此乐 高败诉。至此，更多厂商开始生产 与乐高完全一样的积木零件，并且 通过降低质量的方式压低售价。积 木厂商不得不以创意引领差异化竞 争路线，购买授权IP或自创IP。

2.2乐高积木品类丰富，IP产品广受欢迎

品类丰富，覆盖多个年龄段。品类丰富：乐高产品线大致可分为11个大类，87 个小类，高峰时各模块组件高达上万个，从人物 到城市，从艺术画作到交通工具，构造出一个完 备的乐高世界。覆盖人群广：不同产品线适合不同消费者，覆盖 1.5岁~18+全年龄段。既有专为低龄幼儿设计的防 吞咽大颗粒系列，也有为儿童设计的卡通IP系列， 还有为青少年和成人设计的大型复杂单品（包括IP 类产品）。

2.3国产积木IP化趋势强烈，本土商业化IP或成未来方向

乐高竞品IP产品全盘点。我们盘点了美高（MEGA）积木（国际市场占有率第二的厂商）以及13家国产积木厂商所拥有的IP产品，并与乐高IP产品进行了对比分 析，几乎涵盖了国内积木市场的全部成熟参与者。

3.符合国情特征，积木+STEAM教育或大有可为

3.1应试教育应声回落，STEAM教育大有可为

受国家政策影响，应试教育辅导退潮，市场的 消失不代表供给与需求的消失，新的教育市场 亟待形成。一方面，在需求端，学生空余的时间和精力需 要被填补，家长的教育期望也需要以新的形势 予以释放；另一方面，在供给端，主观上，课外教育机构 急切转型；客观上，课外教育机构遗留了大量 师资和场地资源。

3.2积木蕴含机械与编程原理，寓教于乐更易接收

积木是对现实世界的像素化模拟。积木以正方体作为最基本的结构单元，在此基础上演化出多种变形结构。本质上，积木搭建的任何场景 都可视为通过正方体基本单元对现实世界进行的像素化模拟。这一本质使得积木的拼接方式多种多样，有限的基础部件可以创造无限的组 合，训练了使用者的想象力、规划与设计能力、动手能力。

动力组系列和教育系列大大拓展了积木的STEAM教育属性。动力组系列将齿轮、杠杆、传动带、轴承、马达等机械部件与传统积木相结合 ，拓展了积木对现实世界中各类机械的模仿能力；教育系列将传感器和可编程电路引入传统积木，通过USB接口可进行图形化编程，这增 强了积木本身与外部世界的互动能力，使编程应对外部刺激成为可能；动力组和教育系列与传统积木相结合，使乐高积木模仿现实世界的 能力更强，从而引入复杂的理工科问题，将玩具变为教具，实现了STEAM教育的目的。

3.3乐高STEAM教学体系完备，授权商合作终止致产品推广受阻

硬件上，乐高STEAM教育主要使用14款乐高积木，针 对2-10+不同年龄段的儿童，从最开始的着重认识物理 规律和简单机械，到最后的复杂编程与组装，实现高 级功能，满足不同年龄段儿童的STEAM教育需求。软件上，乐高使用Wedo和EV3等图形化编程软件，可 对积木硬件进行编程，也可使用伪代码进行编程。

3.4国内STEAM教育品牌纵览：已实现规模布局

西觅亚作为乐高原最大授权商，影响力大不如前，引入贝尔科教股东。西觅亚作为原乐高的最大授权商，对乐高教育、乐高教具，以及乐高相 关赛事在中国的推广做出很大贡献，巅峰时拥有100+直营门店和+加盟门店。2018年，西觅亚引入贝尔科教董事长王冰作为股东。2019年 乐高品牌授权被收回后，部分乐高活动中心改名“西觅亚机器人高手俱乐部”或“贝尔机器人编程中心”，西觅亚也不再负责乐高相关赛事的 组织。

4.乐高ESG洞察：玩具自带ESG属性

乐高可持续发展报告特点

将与儿童的互动放在首位。作为一家积木设计与制造商，产品自带教育属性，产品的设计与制造本身就是其社会影响的一部分。因此乐高可 持续发展报告将与儿童的互动放在第一章，阐述通过产品履行社会职责的事例。积木的环保议题。一方面，积木是一种耐用品；另一方面，传统积木多由塑料制成。乐高已经开始使用生物材料替换塑料，并且对积木包装 进行替换，还通过其母公司不断投资可再生能源企业。对员工和供应商的突出重视。乐高在可持续发展报告中使用了较多篇幅阐述与员工和供应商的互动，这是社会责任的重要内容。

乐高可持续发展报告内容梳理：玩具自带ESG属性

儿童教育。理念：乐高提倡“通过玩乐进 行学习和发展”，并将该理念 应用于产品之中。 公益：拥有乐高25%股权的乐 高基金会分享乐高25%的利润 ，负责资助各类公益活动。 产品安全：连续12年保持无 召回记录。

环境。积木：乐高开始使用可回收PET和生物聚乙烯生产积木，并 因此荣登《时代》杂志2021年度“100项最佳发明”榜单。包装：积木经久耐用，但是包装经常被废弃。乐高已将包装 中的93%由塑料替换为纸质材料。减排：乐高增加对新能源的利用，减少对水资源的使用，减 少废弃物的排放。投资：乐高通过控股股东和自身投资新能源企业助力环保技 术发展。

其他。员工：乐高在疫情期间为员工提 供“线上办公+办公室办公”的 混合办公模式。供应商：乐高利用自身影响力对 供应商提出相应ESG要求。纳税：乐高2021年纳税总额为 115亿丹麦克朗，其中自缴税款 49亿丹麦克朗。

报告节选：

（本文仅供参考，不代表我们的任何投资建议。如需使用相关信息，请参阅报告原文。）

精选报告来源：【未来智库】未来智库 - 官方网站

3.FPGA芯片的介绍、编程技术、芯片结构，专业！

私信“资料”二字，即可领取6G半导体精华干货资料电子版

私信“资料”二字，即可领取6G半导体精华干货资料电子版

导语：随着半导体产业的发展以及新兴产业的需要，FPGA的作用逐渐突显。相比于CPU、GPU，FPGA并不为大众所熟知。那什么是FPGA？它有什么特点？又是如何工作的？……，读完这篇，你就知道了！

近日，有媒体报道称，北京微电子技术研究所日前成功研制出国内首个自主可控的宇航用千万门级高性能高可靠FPGA（现场可编程门阵列）芯片。

FPGA一直是国内的短板，市场基本被国外垄断。据统计，2017年国内超过100亿元的FPGA市场中，国产市占率仅为4%。目前，全球FPGA市场基本被四大巨头垄断：Xilinx（赛灵思）、Intel（英特尔，此前收购了Altera）、Lattice（莱迪思）、Microsemi(美高森美)。国内FPGA厂商有高云半导体、京微齐力、上海安路、紫光同创、AGM和上海复旦微等。

来源：紫光同创

随着消费电子和通信等终端设备需求总量的增长，人工智能、大数据、云计算、智能汽车以及物联网边缘计算的发展，对FPGA的需求也将大增。相比于CPU、GPU，FPGA并不广为大众所熟知。接下来我们也为您简单介绍下这一“万能芯片”。

什么是FPGA？

FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA利用小型查找表（16×1RAM）来实现组合逻辑，每个查找表连接到一个D触发器的输入端，触发器再来驱动其他逻辑电路或驱动I/O，由此构成了既可实现组合逻辑功能又可实现时序逻辑功能的基本逻辑单元模块，这些模块间利用金属连线互相连接或连接到I/O模块。

FPGA的逻辑是通过向内部静态存储单元加载编程数据来实现的，存储在存储器单元中的值决定了逻辑单元的逻辑功能以及各模块之间或模块与I/O间的联接方式，并最终决定了FPGA所能实现的功能，FPGA允许无限次的编程。

FPGA的特点

1.采用FPGA设计ASIC电路（专用集成电路），用户不需要投片生产，就能得到合用的芯片。

2.FPGA可做其它全定制或半定制ASIC电路的中试样片。

3.FPGA内部有丰富的触发器和I/O引脚。

4.FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5.FPGA采用高速CMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

FPGA编程技术

目前，市场上有三种基本的FPGA编程技术：SRAM、反熔丝、Flash。其中，SRAM是迄今为止应用范围最广的架构，主要因为它速度快且具有可重编程能力，而反熔丝FPGA只具有一次可编程能力。基于Flash的FPGA是比较新的技术，也能提供可重编程功能。

基于SRAM的FPGA器件经常带来一些其他的成本，包括启动PROMS支持安全和保密应用的备用电池等。基于Flash和反熔丝的FPGA没有这些隐含成本，因此可保证较低的总系统成本。

1.基于SRAM的FPGA

这类产品是基于SRAM结构的可再配置型器件，通电时要将配置数据读入片内SRAM中，配置完成就可进入工作状态。断电后SRAM中的配置数据丢失，FPGA内部逻辑关机也随之消失，这种基于SRAM的FPGA可反复使用。

2.反熔丝FPGA

采用反熔丝编程技术的FPGA内部具有反熔丝阵列开关结构，其逻辑功能的定义由专用编程器根据设计实现所给出的数据文件，对其内部反熔丝真累进行烧录，从而使器件实现相应的逻辑功能。

这种器件的缺点是只能一次性编程，有点是具有高抗干扰性和低功耗，适合于要求高可靠性、高保密性的定型产品。

3.基于Flash的FPGA

在这类FPGA器件中集成了SRAM和非易失性EEPROM两类存储结构。其中SRAM用于在器件正常工作时对系统进行控制，而EEPROM则用来装载SRAM。由于这类FPGA将EEPROM集成在基于SRAM工艺的现场可编辑器件中，因而可以充分发挥EEPROM的非易失性和SRAM的重配置性。

断电后，配置信息保存在片内的EEPROM重，因此不需要片外的配置芯片，有助于降低系统成本、提高设计的安全性。

FPGA芯片结构

FPGA芯片主要由三部分组成，分别是IOE（inputoutputelement，输入输出单元）、LAB（logicarrayblock，逻辑阵列块，对于Xilinx称之为可配置逻辑块CLB）和Interconnect（内部连接线）。

1.IOE

IOE是芯片与外部电路的物理接口，主要完成不同电气特性下输入/输出信号的驱动与匹配要求，比如从基本的LVTTL/LVCMOS接口到PCI/LVDS/RSDS甚至各种各样的差分接口，从5V兼容到3.3V/2.5V/1.8V/1.5V的电平接口，下面是ALTERA公司的CycloneIVEP4CE115F29设备的IOE结构

EP4CE115F29设备的IOE结构图

FPGA的IOE按组分类，每组都能够独立地支持不同的I/O标准，通过软件的灵活配置，可匹配不同的电器标准与IO物理特性，而且可以调整驱动电流的大小，可以改变上/下拉电阻，CycloneIV设备有8个IOblank（组），见下图：

CycloneIV设备的IO组

2.LAB

LAB是FPGA的基本逻辑单元，其实际的数量和特性依据所采用的器件的不同而不同，EP4CE115F29设备的每个LAB的布局包括16个LE、LAB控制信号、LEcarrychains、Registerchains和Localinterconnect，其LAB结构图如下：

LAB结构图

LE是CycloneIV设备最小的逻辑单元，每个LE主要有LUT和寄存器组成的。

LE的结构图

查找表LUT（Look-Up-Table）其本质是一个静态存储器SRAM，目前FPGA多采用4输入的LUT，每个LUT可以看作一个有4位地址线的16x1的RAM。当我们通过原理图或HDL语言描述了一个逻辑电路后，FPGA开发软件会自动计算逻辑电路的所有可能的结果，并把结果事先写入RAM。

这样，在FPGA工作时，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出。

LUT的实现原理图

3.Interconnect

FPGA内部连接线很丰富，根据数据手册的描述，主要有Rowinterconnect、columninterconnect、Directlinkinterconnect、Localinterconnect和Registerchaininterconnect（寄存器之间连接的连接线）。

内部连接线联通FPGA内部的所有单元，而连线的长度和工艺决定着信号再连接线上的驱动能力和传输速度。在实际开发中，设计者不需要直接选择连接线，布局布线器可自动地根据输入逻辑网表（这由综合生成）的拓扑结构和约束条件选择连接线来连通各个逻辑单元，所以，从本质上来说，布线资源的使用方法和设计的结果有密切和直接、直接的关系。

FPGA开发流程

原理图和HDL（Hardware DescriptiIon Language，硬件描述语言）是两种最常用的数字硬件电路描述方法，其中HDL设计法具有更好的可移植性、通用性和模块划分与重用性的特点，在目前的工程设计中被广泛使用，下面对FPGA设计熟悉电路时的开发流程是基于HDL的。

1.系统功能设计

在系统设计之前，首先要进行的是方案论证、系统设计和FPGA芯片选择等准备工作。系统工程师根据任务要求，如系统的指标和复杂度，对工作速度和芯片本身的各种资源、成本等方面进行权衡，选择合理的设计方案和合适的器件类型。一般都采用自顶向下的设计方法，把系统分成若干个基本单元，然后再把每个基本单元划分为下一层次的基本单元，一直这样做下去，直到可以直接使用EDA元件库为止。

2.RTL级HDL设计

RTL级（RegisterTransferLevel，寄存器传输级）指不关注寄存器和组合逻辑的细节（如使用了多少个逻辑门、逻辑门的连接拓扑结构等），通过描述数据在寄存器之间的流动和如何处理、控制这些数据流动的模型的HDL设计方法。RTL级比门级更抽象，同时也更简单和高效。RTL级的最大特点是可以直接用综合工具将其综合成为门级网表，其中RTL级设计直接决定着系统的功能和效率。

3.RTL级仿真

也称为功能（行为）仿真，或是综合前仿真，是在编译之前对用户所设计的电路进行逻辑功能验证，此时的仿真没有延迟信息，仅对初步的功能进行检测。仿真前，要先利用波形编辑器和HDL等建立波形文件和测试向量（即将所关心的输入信号组合成序列），仿真结果将会生成报告文件和输出信号波形，从中便可以观察各个节点信号的变化。如果发现错误，则返回设计修改逻辑设计。

常用的工具有ModelTech公司的ModelSim、Sysnopsys公司的VCS和Cadence公司的NC-Verilog以及NC-VHDL等软件。虽然功能仿真不是FPGA开发过程中的必需步骤，但却是系统设计中最关键的一步。

为了提高功能仿真的效率，需要建立测试平台testbench，其测试激励一般使用行为级HDL语言描述，其中RTL级模块是可综合的，它是行为级模块的一个子集合。

4.综合

所谓综合就是将较高级抽象层次的描述转化成较低层次的描述。综合优化根据目标与要求优化所生成的逻辑连接，使层次设计 平面化，供FPGA布局布线软件进行实现。就目前的层次来看，综合优化（Synthesis）是指将设计输入编译成由与门、或门、非门、RAM、触发器等基本逻辑单元组成的逻辑连接网表，而并非真实的门级电路。

真实具体的门级电路需要利用FPGA制造商的布局布线功能，根据综合后生成的标准门级结构网表来产生。为了能转换成标准的门级结构网表，HDL程序的编写必须符合特定综合器所要求的风格。由于门级结构、RTL级的HDL程序的综合是很成熟的技术，所有的综合器都可以支持到这一级别的综合。常用的综合工具有Synplicity公司的Synplify/SynplifyPro软件以及各个FPGA厂家自己推出的综合开发工具。

5.门级仿真

也称为综合后仿真，综合后仿真检查综合结果是否和原设计一致。在仿真时，把综合生成的标准延时文件反标注到综合仿真模型中去，可估计门延时带来的影响。 但这一步骤不能估计线延时，因此和布线后的实际情况还有一定的差距，并不十分准确。

目前的综合工具较为成熟，对于一般的设计可以省略这一步，但如果在布局布线后发现电路结构和设计意图不符，则需要回溯到综合后仿真来确认问题之所在。在功能仿真中介绍的软件工具一般都支持综合后仿真。

6.布局布线

实现是将综合生成的逻辑网表配置到具体的FPGA芯片上，将工程的逻辑和时序与器件的可用资源匹配。布局布线是其中最重要的过程，布局将逻辑网表中的硬件原语和底层单元合理地配置到芯片内部的固有硬件结构上，并且往往需要在速度最优和面积最优之间作出选择。

布线根据布局的拓扑结构，利用芯片内部的各种连线资源，合理正确地连接各个元件。也可以简单地将布局布线理解为对FPGA内部查找表和寄存器资源的合理配置，布局可以被理解挑选可实现设计网表的最优的资源组合，而布线就是将这些查找表和寄存器资源以最优方式连接起来。

目前，FPGA的结构非常复杂，特别是在有时序约束条件时，需要利用时序驱动的引擎进行布局布线。布线结束后，软件工具会自动生成报告，提供有关设计中各部分资源的使用情况。由于只有FPGA芯片生产商对芯片结构最为了解，所以布局布线必须选择芯片开发商提供的工具。

7.时序仿真

是指将布局布线的延时信息反标注到设计网表中来检测有无时序违规（即不满足时序约束条件或器件固有的时序规则，如建立时间、保持时间等）现象。时序仿真 包含的延迟信息最全，也最精确，能较好地反映芯片的实际工作情况。

由于不同芯片的内部延时不一样，不同的布局布线方案也给延时带来不同的影响。因此在布局布线后，通过对系统和各个模块进行时序仿真，分析其时序关系，估计系统性能，以及检查和消除竞争冒险是非常有必要的。

8.FPGA板级调试

通过编程器将布局布线后的配置文件下载至FPGA中，对其硬件进行编程。配置文件一般为.pof或.sof文件格式，下载的方式包括AS（主动）、PS（被动）、JTAG（边界扫描）等方式。

逻辑分析仪（LogicAnalyzer，LA）是FPGA设计的主要调试工具，但需要引出大量的测试管脚，且LA价格昂贵。目前，主流的FPGA芯片生产商都提供了内嵌的在线逻辑分析仪（如XilinxISE中的ChipScope、AlteraQuartusII中的SignalTapII以及SignalProb）来解决上述矛盾，它们只需要占用芯片少量的逻辑资源，具有很高的实用价值。

FPGA为什么这么难？

虽然有“万能芯片”的美誉，但是FPGA在全球范围内市场规模还非常有限，远不及CPU及GPU市场规模。造成这一种现象的原因，最主要是FPGA行业门槛非常高。

根据Gartner数据显示，2015年至2020年全球FPGA市场的年复合增长率为9%，到2020年全球FPGA 市场规模将达84亿美金。在这样的市场环境下，企业想要生存下去困难程度可想而知，特别是起步较晚的国内企业。

如果回看其发展历程，自1984年Xilinx创造出FPGA之后，先后有上百家行业巨头都杀入这一领域，而最终的结果确实绝大部分企业都铩羽而归，例如Intel、Philips、Agere Systems、AMD以及摩托罗拉等国际知名的芯片设计厂商。能够幸存下来的几家企业就显得弥足珍贵了。

而对于国内FPGA企业而言，在初期阶段可能都或多或少借鉴了国外产品。但是想要将产品大规模推向市场，就必须面临技术专利问题。实际上，国外企业已经垄断了绝大部分专利技术。国内厂商想要进入，首先就必须自己自主开发芯片结构，避免专利侵权，这对于国内企业而言无疑是一个巨大挑战。

除了芯片架构之外，在FPGA开发过程中所涉及到的仿真工具之前一直依赖进口，这对于国内企业而言无疑又是另一项非常大的挑战，需要国内厂商在硬件及软件两方面持续不断投入。目前，国内厂商在软件方面，也在重点突破，并且已经取得了一些成绩。

另外，正如前文所言，FPGA是一个门槛非常高的行业。在市场推广过程中，原厂需要对客户进行专业指导，这无形中也增加了其他品牌产品替换的难度。由此也导致了，FPGA产品更新换代频率比较低，市场空间也难于像电脑、智能手机等出现大的飞跃。

国内厂商机会在哪？

2018年对于国内半导体产业而言非常重要，正因为中美贸易战、中兴事件、晋华事件、孟晚舟事件等，使我们充分认识到芯片自主可控的重要性。这无疑为国内FPGA厂商带来了难得的市场机遇，大的通信厂商也开始关注国内FPGA产品。而在军用领域，对于安全性要求更高，国产替代的需求更加迫切。

另一方面，经过多年的发展，国内厂商已经在FPGA芯片设计、仿真、流片及量产等方面积累了丰富的经验。尽管产品还主要集中在低密度产品，但是国内厂商的出货量已经非常可观，并出现了替代国外同类型产品的趋势。

此外，近几年间，人工智能在全球特别是中国市场的大热，无疑为国内FPGA厂商提供了新的赛道。对于人工智能而言，由于算法的飞速发展，芯片开发进度显然无法满足需求。同时人工智能芯片需求的高速并行计算对FPGA芯片的需求也在几十亿美元的数量级，而国内是人工智能高速芯片发展最快，需求最大的市场，这些都有利于国内FPGA产业的发展。

从产业进程来看，2018年国内FPGA产业重新焕发新机，正在“自下而上”逆袭！相信在“异步计算”的大趋势下，国内FPGA厂商还是非常有机会的。

私信“资料”二字，即可领取6G半导体精华干货资料电子版

私信“资料”二字，即可领取6G半导体精华干货资料电子版

4.IGCSE生物：选课时有多吃香，考试时就有多崩溃!

IG生物和传统意义上的理科科目不同，不涉及大量定理、公式，对计算能力的要求也没有数、物、化那么高。因其丰富的学科内容和广泛的适用性，IGCSE生物备受学生青睐，成为选课的热门。很多刚接触国际课程的学生认为：“生物嘛，so easy.”

同学，大意了昂！

IGCSE生物真的很不简单，IG生物与国内生物有着截然不同的课程模式，对学生提出了新的要求，开学后不少同学发现读着读着读不下去了，知识点太多了，尤其当考试季来临，检验学习成果的时刻到来，许多学生此时才发现这门课程的难度远超想象，脑子根本不够用。

而且，简单≠得高分！来看看IG生物三大考试局2023年夏季大考9分率。

CAIE考试局：19.9%

爱德思考试局：19.5%

牛津AQA考试局：11.3%

相比之下，CAIE还是比较友好的。但是呢，今年CAIE IG生物夏季大考，同学们反馈P4、P6“逆天的难”，会的一个没考，考题全在自己的知识点盲区上蹦跶，想刀出题考官的心都藏不住了... ...

IGCSE生物难在哪？

1

庞大的词汇量

biology

IGCSE生物课程涉及大量专业术语，建议学生建立词汇本，每天复习巩固。暑期建议同学们提前预习词汇，需要词汇表的童鞋，私信SS老师领取。

IGCSE生物词汇

2

繁多的学科定义

biology

很多知识点容易混淆，如减数分裂、有丝分裂等，建议制作思维导图，梳理知识点间的联系。

3

实验题挑战

biology

实验题不仅要求学生掌握实验步骤，还需进行数据分析、预测实验结果等，需加强实验技能的培养。

IGCSE生物学习内容&知识点

IGCSE生物课程，共学习21个章节，总计86个知识点。覆盖面非常广，涉及到的知识几乎涵盖了从体制内初中到体制内高中所有的生物学内容。

A-Level生物学难度相较于IGCSE生物更大，可从外部可获取的学习资源相对较少，对自主学习能力要求更高，需要更多的精力和时间投入。

IG生物常见选课组合

✅生物、化学、数学

✅生物、化学

选课原则

• 选择A*率较高的科目
• 结合自身兴趣爱好选择
• 根据未来专业方向选择

当自己感兴趣的科目和擅长/易得分的科目有所冲突时，可以先收集目标院校和感兴趣专业的所有要求，再进行分析和选择。

IGCSE/A-Level生物申请专业

生物学适用于不少大学专业的申请，要求提交IGCSE/A-Level生物学课程成绩的专业有：

• 医学（热门）
• 生物学（热门）
• 生物医学（热门）
• 牙科
• 营养学
• 物理治疗
• 矫正光学
• 兽医学

除此之外，A-Level生物学还是生物化学、环境科学、护理、验光、药学、运动科学等专业的必修课或推荐课程，还适用于申请人类学、心理学和地理学等专业。

CAIE考试局IG生物考试paper

CAIE考试局：

2024考试大纲

IGCSE生物分为core和extended两个等级，你要搞清楚自己要选 Core 还是 Extended 的考试，前者比较简单，后者比较难。

IGCSE生物一共有6张Paper，其中extended等级需参加Paper2、4、5或6。Paper2为选择题，Paper4为简答题，而Paper5和Paper6则涉及实验题。特别是Paper5，需要现场进行实验操作，对学生的实验技能和数据分析能力提出了极高要求。

Core 的必考项目

Paper 1 是多选题，考试时间45 分钟，共 40 分。

Paper 3是理论题，考试时间 75 分钟，共 80 分

Extended 的必考项目

Paper2是选择题，考试时间45分钟，满分40分。

Paper4是简答题，考试时间为1小时15分钟，满分80分。

实验考试

Paper5和Paper6是有关实验的部分。可任选一张去考试，当然一般是大家所在学校直接做选择，要在考试前问清楚学校或老师自己要考的是paper5还是paper6。

Paper5的考试时间是1小时15分钟，满分是40分。涉及到实验的实际操作，需要现场做实验，根据试卷中写到的实验现场复制实验步骤，然后根据题目把实验过程、实验结果、实验中遇到的一些问题等回答在试卷上。

Paper6的考试时间是1小时，满分是40分。在paper6中，虽然不用实际操作，也要把这些内容准确地回答到试卷上，部分题目还需要同学们画图表去记录实验，同学们画的图表也一定要很规范才能得分。

IG生物如何拿高分？听听她们怎么说！

赛思家长说：女儿IG生物拿A*了！

当得知女儿在IGCSE生物科目中取得了A*/9的优异成绩时，内心的喜悦难以言表。更令人欣慰的是，这一成绩的取得，并没有让我们母女俩感到过度的压力与疲惫。感谢赛思推荐的专业老师，感谢老师们的倾囊相授，有你们在家长安心多了！

短短的几个月，从B到A*！ss老师采访了赛思学员小A的IG生物学习心得，分享给大家哟。

A同学说：充分利用碎片时间

生物学习的核心：理解与记忆

IG生物的学习“理解是记忆的前提”。深入理解每一个知识点，确保自己能够清晰地掌握其背后的科学原理。

生物作为一门科学，不仅仅需要记忆，更需要将所学知识与现实生活相联系，加深对知识点的消化和理解。

考试拿高分是有技巧哒

一定要重视考试技巧与策略的学习，并在刷题过程中不断实践，这一点赛思老师教了我很多考试技巧。

善于分析拿分点，确保自己在考试中能够准确、清晰地表达出自己的答案。

可以利用工具制作思维导图，帮助自己更好地梳理和记忆知识点。

用好碎片时间！累了就休息一下吧

在学习的过程中，做好计划心不慌，特别是大考前，时间紧迫，心理也容易紧绷，保证充足的睡眠和适量的运动，让大脑和身体适当休息。

学会利用碎片时间进行学习，如在上学路上听录音、在午休时间复习知识点。这种高效利用时间的方式，可以帮助我们在学习中取得不错的成绩。

SS老师说：高效学习与专业引导缺一不可

在小A的学习过程中，赛思老师为她选择了一位非常专业的IG生物、科学课S老师。S老师不仅教学经验丰富，而且自研的特色科学课受到非常多的小朋友的喜爱，能够准确把握学生的强项和弱项，针对性地根据她的学习情况实施教学计划。

小A的实验操作比较欠缺，为了弥补知识短板，S老师手把手教她如何设计实验思路、实验步骤，线上互动和线下实验结合带动她的学习兴趣，培养她的实验操作能力，手把手批改实验报告和校内作业，两人经常深夜都在学习群里提问/解答困惑点。

同时，赛思老师们在课上、课下还给予了她很多鼓励和支持，让她在学习的道路上更加自信、坚定。在S老师的引导下，帮助小A弥补了知识漏洞，提升了整体成绩，为她后续学习A-Level进阶课程打下了坚实的基础。

在IG生物学习中取得全A*的成绩并非偶然。或许IG难度并不算太高，但我们不能轻视，要一直保持积极的学习状态。IG是一个过渡课程，这个期间要逐步探索出自己感兴趣的科目，为后续IB或A-level、AP选课做准备。希望大家能够找到适合自己的学习方法，取得优异的成绩！

赛思学院IG生物课堂

暑期预学马上开始，赶快安排起来~

IB MYP 预习课

IBDP 预习课（ 11-12年级）

IGCSE 预学课

A-Level 预学课

美高课程衔接（代数2 预备微积分 世界/美国历史 生物化学物理）

AP预备课（具体课程咨询顾问老师）

美高写作衔接课（适合准美高或提升英文写作8-10年级学生）

美国数学竞赛AMC 8/10/12备赛计划（需测试）